ARQUITECTURA COMERCIALES

ARQUITECTURAS COMERCIALES

Arquitectura RISC

Los procesadores RISC sólo usan instrucciones sencillas que se puedan ejecutar rápidamente. Por este
motivo suelen ser arquitecturas basadas en registros de propósito general que operan siempre sobre
operandos que se encuentran almacenados en el procesador, cerca de la unidad de ejcución.

Características

•  Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas prestaciones son:Modelo de conjunto de instrucciones Load/Store que significa:

   Cargar-Almacenar. Sólo las instrucciones Load/Store acceden a memoria; las demás

 operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello

simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, además facilita la gestión de los fallos de paginas page faults en entornos de memoria virtual, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.

las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registros tras haber sido completada la operación. Esta arquitectura no destructiva permite a los

compiladores organizar las instrucciones de modo que mantengan llenos los conductos (pipelines) del chip, y por tanto reutilizar los operandos optimizando la concurrencia.

• Instrucciones simples, de formato fijo, con pocos modos de direccionamiento. Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación opcodes y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabra word boundaries, ya que no pueden ser repartidas en pedazos que puedan estar en diferentes páginas.

• Ejecución en conductos pipelined. Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución búsqueda o fetch, descodificación, ejecución, y escritura del resultado o result write-back para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.

Funcionamiento

Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada.

La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.

Ventajas

• La estrategia RISC también tiene grandes ventajas. Debido a que cada instrucción realiza una operación muy simple, el código se ejecutará en aproximadamente el mismo tiempo que el comando MULT de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general. Además, las optimizaciones sobre un hardware más sencillo son mucho más fáciles de realizar.

•  RISC ha alcanzado a todos los fabricantes de semiconductores:AMD, Intel, MIPS, Motorota,  ROSS, y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, entre otros y sus correspondientes clónicos.

•  La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.

•   • Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.

 Arquitectura CISC 

 (Computadores de Juego de Instrucciones Complejo). Disponen de más de 80
instrucciones máquina en su repertorio, algunas de las cuales son muy sofisticadas y potentes, requiriendo muchos ciclos para su ejecución.

CISC es un tipo arquitectura promueve el uso de gran numero de instrucciones, permitiendo operaciones complejas entre operandos situados en memoria
o en registros internos.

Esta arquitectura se basa en que cada instrucción que puede corresponder a varias operaciones de bajo nivel, tales como leer memoria, operación  aritmética, escribir en la memoria, sumar datos entre otros. todo en una sola instrucción.

Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayoría de los sistemas CISC de alto rendimiento implementan un sistema que convierte a dichas instrucciones simples del tipo RISC, llamada generalmente microinstrucciones.


características

• Arquitectura no destructiva de tres direcciones. Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por lo que el resultado de una operación sobrescribe uno de los registros que contenía a los operandos.

 ventaja

 

• CISC es que ofrecen al programador instrucciones complejas que actúan como macros.

Arquitectura MIPS

Un procesador MIPS consiste en una unidad de procesamiento entero (CPU) y una colección de coprocesadores que llevan a cabo tareas auxiliares u operan sobre otro tipo de datos tales como punto flotante.

Los sistemas basados en procesadores MIPS típicamente dividen la memoria en tres partes. La primera parte, segmento de texto (programa) se encuentra en la parte baja de la memoria. Comienza en la dirección 400000 hex y es donde se almacenan las instrucciones del programa. 

Encima del segmento de texto, encontramos el segmento de datos que a su vez se divide en área: Estática y Dinámica. 

El área estática comienza en la dirección 10000000 hex . Contiene objetos cuyos
tamaños son conocidos por el compilador y existen mientras ejecuta el programa. 

El área dinámica es asignada a medida que es solicitado  (por ejemplo, lenguaje C). La tercera parte es el segmento STACK (pila) se encuentra a partir de la dirección 7fffffff hex y crece en sentido contrario.

características

• La memoria puede ser vista como un arreglo unidimensional. MIPS direcciona bytes individualmente, y la dirección de una palabra difiere en 4 bytes.

• Se denomina palabra (Word) al contenido de una celda de memoria y en el MIPS corresponde a 8 bits (diferente a la palabra de procesador que en este caso es de 32 bits).

• La arquitectura MIPS posee palabras de 32 bits, pero también otros tamaños de datos: Bit: 0,1 4 bits (nibble, que para los que no se acuerden, es el término con el que apelamos al conjunto de cuatro dígitos, y cuyo interés reside en que cada cifra en hexadecimal puede ser representada como un cuarteto, pues dieciséis es la potencia cuarta de 2, y que el cuarteto es la base del sistema de codificación BCD)

Arquitectura SPARC

(Arquitectura de Procesador Escalable) es una arquitectura RISC big-edian, es decir una arquitectura con un conjunto reducido de instrucciones. 

SPARC es la primera arquitectura RISC abierta, así otros fabricantes de microprocesadores pueden desarrollar su propio diseño. Una de las ideas innovadoras de esta arquitectura es la ventana de registros que permite hacer fácilmente compiladores de alto rendimiento y una significativa reducción de memoria.

La arquitectura SPARC se ha definido con mucho cuidado para permitir la implantación de procesamiento en serie muy avanzado. Entre otros aspectos, define retardos en carga y almacenamiento, bifurcaciones, llamadas y retornos. La implantación típica tiene un procesamiento en serie de cuatro etapas (como se muestra en la siguiente figura). Durante el primer ciclo se extrae de la memoria la palabra de la instrucción; en el segundo se decodifica; durante el tercero se ejecuta; por último en el cuarto ciclo se escribe el resultado otra vez en la memoria.

Características

• Unidad de Enteros (UE). Esta unidad contiene los registros de propósito general y a su vez controla todas las operaciones de procesador.

•  Unidad de punto flotante (UPF). Esta unidad tiene 32 registros de punto flotante de 32 bits, ahora para almacenar valores de doble o cuádruple precisión utiliza 2 y 4 registros. una unidad entera, este es quien procesa la ejecución básica, y por otra parte una FPU (Floating Point Unit) que ejecuta las operaciones y cálculos.

•  Utiliza ventanas de registro 32 registros de “enteros” de 32 bits.

• Utiliza instrucciones retardadas Saltos, Load y store.

•  Manejo de memoria

• Espacio de memoria de 4 Gigabytes. Unidad de manejo de memoria que trabaja con páginas de tamaño configurable.

Ventajas 

• Una de la ventajas que podemos mencionar es que con la ventana de registros se pueden realizar compiladores de alto rendimiento por otra parte reducir la
  
  memoria de instrucciones load store.

• Otra ventaja es que maneja esta arquitectura cerca de 50 instrucciones enteras que son: Load y Store

• Instrucciones Aritméticas Lógicas.

• Operaciones del coprocesador.

• Instrucciones de control de transferencia.

• Instrucciones de control de registros Read/ Write.